Requested Patent:

JP2130962A

Title:

THIN-FILM TRANSISTOR;

Abstracted Patent:

JP2130962:

Publication Date:

1990-05-18;

Inventor(s):

AKIYAMA ZENICHI;

Applicant(s):

RICOH COLTD;

Application Number:

JP19880285130 19881111 ;

Priority Number(s):

IPC Classification:

H01L29/784; H01L21/336;

Equivalents:

ABSTRACT:

PURPOSE:To improve characteristics such as ON/OFF current ratio, response speed and the like by utilizing an insulating substrate having trenches in the regions where source and drain are to be formed so that a channel region is formed to have a thickness smaller than that of the source and drain regions.

CONSTITUTION:Recessed trenches are provided in the parts of a flat insulating substrate where source and drain are to be formed. A poly-Si film 2 is then formed on the substrate 1. After the surface thereof is flattened, the layer 2 is formed into an island-shaped poly-Si active layer 2'. Then, an SiO2 film is formed and poly-Si is further deposited. A gate insulating layer 4 and a gate electrode 5 are formed. Subsequently, dopant ions are diffused in the active layer 2' so that source and drain regions 2a, 2b are formed. A channel region 3 formed between the regions 2a and 2b has a thickness smaller than that of the regions 2a and 2b. Then, an interlayer insulating film 6 is formed and contact holes are opened. Metallic electrodes 7 are formed in the contact holes. The thin-film transistor thus produced is allowed to have improved characteristics such as ON/OFF current ratio, response speed, and the like.

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-130962

®Int.Cl.⁵

識別記号

庁内整理番号

码公開 平成2年(1990)5月18日

H 01 L 29/784 21/336

8624-5F 8624-5F H 01 L 29/78

311 S

審査請求 未請求 請求項の数 1 (全3頁)

6発明の名称 薄膜トランジスター

②特 願 昭63-285130

20出 願 昭63(1988)11月11日

の出 願 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

⑩代 理 人 弁理士 佐田 守雄 外1名

明 細 眷

1. 発明の名称

薄膜トランジスター

- 2. 特許請求の範囲
 - 1. 絶縁基板上に、ソース領域、ドレイン領域 及びチャンネル領域に区分けされたpoli-Si 活性層を有する薄膜トランジスターにおいて、 ソース及びドレインの両領域相当部分に滯を 有する絶縁基板を用いてチャンネル領域の厚 さをソース及びドレイン両領域よりも薄くし たことを特徴とする郄膜トランジスター。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は光センサー、アクティブマトリック ス型液晶表示装置等の駆動用として有用な溶膜 トランジスターに関する。

〔從来技術〕

非単結品Si(poli-Si又はa-Si)を半導体材料として使用した薄膜トランジスター(基本構造は石英板のような絶縁基板上に、ソース領域

ドレイン領域及びチャンネル領域に区分けい下下 に非単結晶 S i 活性層を有するもの)(以来 を有するもの)(以来 子同を を有するもの)(以来 子同を を有するもの)(以来 子同を を有するもの)(以来 子同を を有するもの)(以来 子同な をでは、 では をでは、 では をでは、 では をでは、 では をでは、 では をでいる。 その代表の な具体 例を 第1 の でいる。 といる は が に といる は といる は に といる は の でいる。 といる は に といる は の でいる。 といる は の は に といる は の でいる。 といる は の は に といる は の でいる。 といる は に といる は の でいる。 といる は の は に といる

しかしこのように非単結品Siで作ったTFTは単結品Siで作ったトランジスターに比べて、しきい値電圧が高く、従ってオン/オフで流比が低く、また応答基度が遅い等の欠点がある。そこでこれらのTFT特性向上のため、従来より種々の方法が提案されている。その一つとして非単結晶Si活性層全体を薄層化(700人以下)するという方法がある。しかしこの方法ではソース、ドレイン両領域と金属電極とのコ

ンタクト抵抗が増大するという問題が起こる。 その対策としてチャンネル領域の厚さをソース。 ドレイン両領域よりも薄くするという方法も提 案されている。 具体的には次のようなチャンネ ル領域の幕別化法が知られている。

- お板上のソース・ドレイン領域相当部分に 予め非単結晶 S i を堆積、パターン化する (特開明61-252667)。
- 2) 基板上のチャンネル領域相当部分以外の部分に窒化シリコン等を堆積、パターン化した 後、露出部分をエッチングする(特開昭61-48975)。
- 3) 基板上のチャンネル領域相当部分以外の部分に窒化シリコンを堆積、パターン化した後、 露出部分を熱酸化してSiO。溶膜を形成する (特開昭59-205761)。

しかしこれらの方法は各々、通常プロセスの 他に、非単結晶 S i や窒化シリコンの堆積工程 及びフォトリソグラフィー・エッチング工程が 必要である上、活作別の熱酸化によるゲート絶

本発明のTFTは絶縁基板上に、ソース領域、ドレイン領域及びチャンネル領域に区分けされたpoli-Si活性層を有するTFTにおいて、ソース及びドレインの両領域相当部分に滞を有する絶縁基板を用いてチャンネル領域の厚さをソース及びドレイン両領域よりも確くしたことを特徴とするものである。

以下、本発明を第2阕に従って説明する。

本発明のTFTと従来品との構造上の差は第 1 図と第2 図との比較から判るように、従来品では活性層の厚さが均一(同一)であるのに対し、本発明では活性層の厚さが不均一で、チャンネル領域3 の厚さがソース及びドレイン両領域2 a , 2 b よりも薄くなっている。

次に第2図のようなTFTを作戦する方法を 第3図の製造工程に従って説明する。

まず表面平坦な絶縁基板、例えば石英板にフォトリソグラフィー・エッチングを行なってソース及びドレイン両領域相当部分に架さ1000人の凹形溝を設ける。次にこの基板1上にpoly-

秋州形成の際、活性別の全面又は限定部分〔前記3〕の方法の場合〕を熟酸化するため、酸化後の活性別の厚さはソース領域、ドレイン領域及びチャンネル領域の課別化法ではソース及びドレイン商領域の抵抗が増大し、更にコンタクトホールの形成が困難となる上、コンタクト抵抗も増大、不安定化してTFT特性が逆に制約されるという欠点があった。

(発明が解決しようとする課題)

本発明の目的は従来技術における以上の欠点を全て除去し、特定部分に体を有する絶縁指板を用いてチャンネル領域の厚さを選択的にな解れていることにより、製造工程を簡略化するととはソース及びドレイン両領域の抵抗を低下ではしてTFTを提供することである。

(発明の構成・動作)

Siを練圧 C V D 法により基板温度630℃で2000 A 厚に堆積せしめてpoly-Si膜 2 を形成する (第3図 (a))。

次にこのpoly-Si膜2の表面をエッチバック 法により下記条件で平坦化した後、フォトリソグラフィー・エッチング法により島状のpoly-Si活性層2'を形成する(第3図(b))。なおエッチバック法による平坦化及びエッチングによる島状化は同時に行なってもよい。但しこの場合は第3回(d)(第2回に同じ)の構造とは若干異なって来る。

エッチパックの条件:

RF出力 0.26W/cmf

ガス圧 4.7 Pa

ガス流量 28SCCM

原料ガス CF4, H:

混合比 H_{*}/(CF_{*}+H_{*})=30%

使用レジスト A Z 1350 B

次にこの基板を1050℃の乾燥酸素中で熱酸化 処理して800人厚のSiО₂酸化膜を形成し、引 粮きその上にpoly-Siを減圧 C V D 法で3000 A 厚に堆積せしめた後、セルフアライン技術でゲート絶 層4及びゲート機極5を形成する。引続き活性層2'内に硼素、燐等の不純物元素をイオン打込みにより拡散導入してソース領域及びドレイン領域2a,2bを形成する(第3図(c))。なお3はチャンネル領域である。この不純物拡散は、PSG(燐ガラス)又はAsSG(砒素ガラス)(以上はNチャンネルトランジスター作製の場合)等の膜による熱拡散で行ってもよい。

以下、この基板上に減圧CVD法によりSiO。層間絡練膜6を形成し、コンタクトホールを開け、A 2、A 2 合金等の電極材料の蒸着及びエッチングにより金属電極を形成すれば第2図のようなTFTが得られる(第3図(d))。
【発明の作用効果】

以上の如く本発明によれば、ソースドレイン 関領域相当部分に溝を有する絶縁基板を用いて チャンネル領域の厚さを選択的に薄層化したので、製造工程が簡略化できる(ソース及びドレイン関領域への非単結晶 S i の堆積工程、又は 館化シリコンの堆積工程が省略できる。)上、 ソース及びドレイン関領域の抵抗を低下せらめてオン/オフ電流比、 広答速度等の T F T 特性を向上し、更にコンタクトホールの形成を することなくコンタクト抵抗を低下、安定化せしめた T F T を提供することができる。

4. 図面の簡単な説明

第1 図及び第2 図は夫々従来及び本発明の一例の構造を示す断面図、第3 図は第2 図の本発明のTFTを製造するための工程図である。

1 … 絶除基板

2 ··· poli-Si膜

2' ··· poli-S1活性層

2a, 2b…ソース領域、ドレイン領域

3 …チャンネル領域

4…ゲート絶縁別

5 … ゲート電極

6 … 層間絶縁膜

7…金属電標

